2021年度基于CPLD的电梯控制器的设计设计

毕业设计论文

毕业设计(论文)汉字摘要

基于CPLD电梯控制器设计

摘要:经济高速发展,微电子技术、

计算机技术和自动控制技术也得到了快速发展,

交流变频调速技术已经进入一个崭新时代,其应用越来越广。

伴随大家生活水平不停提升,对电梯要求也对应提升,电梯是现代高层建筑垂直交通工具,其设计要求稳定性、 安全性及高。

电梯得到了快速发展,中国国产电梯多为继电器,

关键词:电梯 硬件描述语言 编译 仿真

毕业设计(论文)外文摘要

Title:CPLD-based elevator controller design

Withthe high-speed development of economy, microelectric technique ,technology of the computer and automatic control

conversion and adjust speed technology and already enter a brand-newera, its application is wider and wider. The lift is the technologyhave been developed rapidly, exchange frequency

corresponding to improve, the lift has got the fast development,
the domestic lift of our country is mostly relay controlmethod,
the software designed this time is controlled some torealize by
Verilog, the logic relation of studying , analysingthe lift ,
and then realize control. Through rational choiceand design ,
have improved the control level of the lift , hasimproved the
comfort that the lift operates, make the liftreach the
comparatively ideal control result.

Keywords:lift Hardware Description Language Compiler

Simulator

目录

第1章绪论..........................................................................................................51.1概述...........................................................................................................6目录.......................................................................................................................4

第3章控制系统软件控制回路..........................................................................11
3.1控制系统比较........................................................................................11
3.1电梯控制回路设计................................................................................12
3.2.1 VerilogHDL及其特点...............................................................12
3.2.2 Verilog HDL特点.....................................................................13
3.2.3控制系统......................................................................................14
3.2.4紧急停靠模块..............................................................................17
3.2.5信号消除控制实现......................................................................29

3.2.6判定响应......................................................................................31
3.2.7管脚分配......................................................................................33
第4章经济效益分析..........................................................................................34
结论...................................................................................................................35
致谢...................................................................................................................36
参考文件..............................................................................................................37
附录......................................................................................................................38

电梯是标志现代物质文明垂直运输工具、是机—

电一体化复杂运输设备。它包含电子技术、机械工程、

电力拖动系统和土建工程等多个科学领域。

现在电梯生产情况和使用数量已成为一个国家现代化程度标志之一。

伴随现代化城市高速发展,天天全部有大量人流及物流需要输送。为节省用地和适应经贸事业发展,一幢幢高楼拔地而起,

这些高层建筑垂直运输是一个突出问题,和大家工作和生活紧密相关。

现在,中国国产电梯大部分为继电器及PLC控制方法,

继电器控制系统性能不稳定、故障率高,大大降低了电梯舒适性、

给乘用人员生活和工作带来了很多不便,

所 以 传 统电 梯 控制 系统 更 新势 在 必 行 ;

此次设计尝试用VerilogHDL实现电梯控制, 可进行多层次逻辑设计,PLC（可编程控制器）在电梯控制中得到了广泛应用。

也可进行仿真验证、时序分析等以确保设计正确。

第三章控制系统软件控制设计,第四章经济指标计算。? ?

1.1概述

现代居民住宅楼已经向高层发展,电梯也走进了一般居民住宅楼。

此次设计电梯关键用于居民上、下楼使用。

依据居民楼特点选择参数。

电梯内设有乘客抵达层次停靠站请求开关。

设有电梯所在位置指示装置及电梯运行模式（上升或下降）指示装置。

电梯抵达有停靠站请求楼层后,经过一秒电梯门打开,开门指示灯亮,开门四秒后,电梯门关闭（开门指示灯灭）,电梯继续运行,直到实施完组后一个请求信号后停靠在目前层。

能记忆电梯全部内外请求信号,并根据电梯运行规则次序响应,

电梯运行规则: 当电梯处于上升模式时候,每个请求信号保留至实施后消除。

只响应比电梯所在位置高上楼请求信号,有上而下逐一实施,
电梯初始状态为层,处于开门状态, 开门指示灯亮。

设计符合上述功效多层电梯控制器。

并经过仿真波形确定电路设计是否正确。

Commented[Ol1]:
第2章硬件控制 请用编号（1.2.3….）标明,这么太乱了。

控制系统硬件设计由调速系统设计和VerilogHDL控制系统设计两部分组成。本文关键介绍Verilog

HDL控制系统设计。所设计电梯为8层,由轿厢、曳引机构、开门机构、控制系统等组成。其系统整体硬件框图图2-1所表示,调速系统接收到VerilogHDL给出速度信号后,控制曳引电机以给定速度和转向运转。VerilogHDL控制系统依据现场信号状态决定发给调速系统速度信号,决定开门、关门、松闸等,并给出对应显示。

………Commented [Ol2]: 图要有编号,图1

2.1 变频器工作原理

在交流异步电动机很多调速方法中,变频调速性能最好。调速范围大,静态稳定性好,运行效率高,采取通用变频器对鼠笼型异步电动机进行调速控制,因为使用方便、可靠性高而且经济效益显著,所以得到推广。

而异步电动机轴转速为:

式中ｓ——异步电动机转差率,
改变异步电动机供电频率,能够改变其同时转速,实现调速运行。改变其同时转速,实现调速运行。

对异步电机进行调速控制时,期望电动机主磁通保持额定不变。磁通太弱,铁心利用不充足,一样转子电流下,电磁转矩小,

电动机负载能力下降;磁通太强,则处于过励磁状态,使励磁电流过大,

这就了定子电流负载分量,为使电动机不过热,

负载能力也要下降。异步电动机气隙磁通（主磁通）是定、

转子合成磁势产生,下面说明怎样才能使气隙磁通保持恒定。

由电机理论知道,三相异步电动机定子每相电动势有效值为:

E1=4 . 44 f1N1Φm

f 1——定子频率（Hz）; 式中E 1——定子每相由气隙磁通感应电动势方均根值（

由上式可见, Φ m值是由 和 共同决定,对 和

进行合适控制,就能够使气隙磁场通Φm保持额定不变。

2.2 变频器基础组成

变频器分为交—交和交—直—交两种形式。交—

交变频器可将工频交流直接变换成频率、电压均可控制交流,

交变频器则是先把工频交流电经过整流器变成直流电,

然后再把直流变换成频率、电压均可能控制交流电,又称间接式变频器。我们目标是研究通用变频器,所以关键研究交—直—交变频器,以下简称变频器。

变频器基础组成图2-3所表示,由主回路（包含整流器,中间直流步骤,逆变器）和控制回路组成。

主回路:是因为异步电动机提供调压、调频电源电力变换部分。

由四部分组成,包含变流器、平滑回路、逆变器和制动回路,其中制动回路关键用于异步电动机再生制动,当电机快速制动时,需要处理从电机向逆变器反馈能量,由制动回路把再生功率消耗掉,以免直流电压上升。

控制回路:为主回路提供V/F协制指令信号回路,由频率、电压运算回路、主回路电压/电流检测回路、控制信号放大驱动电路和逆变器和电动机保护回路组成。

有变频器还含有速度检测回路。

对于恒负载调速系统且假如生产机构对调速系统静、动态性能要求不高,能够采取转速开环恒压频比（V/F=C）控制系统,其结构简单、成本低,且轻易控制。

微电脑（或称微处理机）在电梯控制系统中得到广泛应用,从而替换了数量众多继电器、接触器控制系统。微电脑电梯特点:运行可靠、故障率低、耗能;控制屏(柜)体积少,从而机房面积可对应见小;设备投资费降低;维修方便。采取VerilogHDL硬件语言进行电子电路设计,其特点是以软件工具为关键,经过这些软件完成产品开发设计、电路分析(逻辑功效仿真)、

时序仿真(布线延迟分析)等各项测试工作,最终经过综合器和适配器生

成最终目标器件,从而实现电子电路自动化设计。

3.1控制系统比较

在电梯电气自动控制系统中,逻辑判定起着关键作用。不管何种电梯,不管其运行速度有多大,自动化程度有多高,电梯电气自动控制系统所要达成目标是相类同。

而自动进行逻辑判定,决定出哪一台电梯接收信号,也就是要求电器自动控制系统依据轿内指令信号和各层厅外召唤信号

自

3.2.1Verilog HDL及其特点

电子系统设计关键有原理图输入法和硬件描述语言设计两种方法。图形输入法是设计规模较小电路是常常采取方法,这种方法直接把设计系统用原理图方法表现出来,含有直观、形象优点,尤其对表现层次结构、模块化结构更为方便。但图形设计方法要求设计工具提供必需元件库,以供调用。它适于描述连接关系和接口关系,不适合描述逻辑功效。同时,

或设计软件不能提供设计者所需要库单元时,

这种方法就显得很受了。而且用原理图表示设计,通用性、

越来越多地采取基于硬件描述语言设计方法。

硬 件 描 述 语 言 （ HDL, Hardware Description

设计者可利用HDL来描述自己设计,然后EDA工具进行综合和仿真,Language）是一个用文本形式来描述和设计电路语言。

最终变为某种目标文件,再利用ASIC或FPGA来具体实现。

到20世纪80年代时,已出现了数10种硬件描述语言,

她们对设计自动化起了促进和推进作用。不过,

这些语言通常面向特定设计领域和层次,

而且众多语言使用拥护无所适从,所以急需一个面向多领域、

多层次、并得到普遍认同HDL语言。进入80年代后期,

硬件描述远向着标准化、集成化方向发展。最终,VHDL和Verilog

HDL 适应了这种趋势要求,前后成为IEEE标准。

3.2.2Verilog HDL 特点

VerilogHDL语言最初是于1983年由GatewayDesign

Automation企业为其模拟器产品开发硬件建模语言,

那时它只是一个专用语言,因为她们模拟、

仿真 器 产 品 应用 广 泛 使 用 Verilog

HDL作为一个便于使用且实用语言逐步为众多设计者所接收。Verilog

HDL语

可用来进行多种层次逻辑设计,也能够进行仿真、严整、 言是 应用 最 为 广 泛

能够很轻易地把完成设计移植到不一样厂家不一样中去。用Verilog

HDL进行设计还含有工艺无关性,这使得工程师在功效设计、

逻辑验证阶段能够无须过多考虑门级及工艺实现具体细节,

而只需依据系统设计要求,施加不一样约束条件,

即可设计出实际电路。

3.2.3控制系统

实现各个模块设计是经过MAX+PlusII来完成,它是VerilogHDL描述语言工作环境,只有在MAX+PlusII下才能完成VerilogHDL语言编译和仿真工作,经过波形图能更直观表示出程序工作情况。MAX+PlusII是一个完全集成化、易学易用可编程逻辑设计环境,它能够在多平台上运行,其图形界面丰富,加上完整、

可即使访问在线文档,是设计人员能够轻松掌握软件使用。其开发系统有很多特点:1.界面开放;2.和结构无关;3.丰富设计库;

II软件支持多种HDL设计输入选项,包含VHDL、VerilogHDL和Altera企业AHDL。这次设计应用为Verilog HDL。

其程序步骤图以下:

Commented[Ol4]:
为何在此处插入图片？图片和这个章节相
关吗？

下面就来介绍一下MAX+PlusII操作:
基于MAX+PlusII软件Verilog设计步骤大致以下所表示。

（1）建立设计项目,创建设计文件;
（2）输入设计文本并保留;
（3）对HDL文件进行编译,检验句法错误并修改;

（4）进行功效仿真,如有错误,则修改源文件;
（5）对设计指定器件并适配;
（6）进行时序仿真,如有错误,修改源文件;
（7）若以上步骤全经过话,可进行下载或其它操作。

先打来MAX+PlusII软件,然后在菜单栏中,选择“File”, 接着点“New”会出现一个对话框,该对话框中有四个选项,

编程是在文本形式下完成,所以选汉字本形式, 点击“OK”键,图3-分别是原理图形式、编辑文件形式、文本形式、波形形式,

2所表示:

图3-2
选择第三个TextEditor file进行文本输入,建立文本形式后,就能够进行编程了,编程时要注意避免错误。

VerilogHDL程序以下:

3.2.4紧急停靠模块

Module jinji(clk,xf,fl,door,o1,o2,o3,o4,o5,o6,o7,o8);
inputclk,xf;
outputo1,o2,o3,o4,o5,o6,o7,o8,door;

reg o1,o2,o3,o4,o5,o6,o7,o8,door,nf; reg[3:0] fl; output[3:0] fl;

nf<=1;
if(nf) begin
if(fl==4'b0001) begin
door<=1;
nf<=0; end
else
begin
fl<=fl-1;

door<=0;
{o1,o2,o3,o4,o5,o6,o7,o8}<={o1,o2,o3,o4,o5,o6,o7,o8}<<1;
end
end
end
endmodule

按此按钮切断电源, 电磁制动器制动,电梯紧急停车。紧急停靠装置,装于轿厢司机操纵盘上,发生异常情况时,

属于电梯安全工作范围要求控制范围,当在轿外按按下此按钮,

期间任何呼叫全部不响应。 完成文本输入以后,选择菜单“ File” →“ Save
As”保留文件和程序中Module后文件名相同,文件名为“jinji”,图3-
3。然后选择菜单“File” →“ Project”→“ Set Project to Current
File”将该文本设为目前项目,图3-4。

图3-4
经过上述操作完成了文本输入,以下是对设计文本处理过程。

编译设定:
HDL文件输入后,即可开启编译程序来编译项目。

编译器将进行错误检验、网表提取、逻辑综合、器件适配、编程文件产生等操作。在编译前应完成以下操作:
（1）为设计指定器件,并锁定引脚;
（2）选择设计规则检验;
（3）设定全局逻辑综合相关选项;
（4）设置全局定时要求;

（6）指定在.rpt文件中汇报内容。 （5）打开功效仿真器或定时模拟器、网表文件提取器;

需注意是, 在设置以下部分编辑项目时,应优异入编译界面,

图3-5
点击“Start”开启编译,如无错误,会显示图3-6所表示。

然后按下Locate按钮可自动定位错误,也可双击该错误信息来实现。

图3-7

那些由编译起产生代表输出文件图标将会出现在各模块框下面,直到没有错误为止。

可经过双击合适文件图标来打开这些文件。

编译完成后会产生以下部分关键文件:
（1）适配汇报:包含芯片内部资源利用情况、设计方程描述情况等。

（2）面向其它EDA工具输出文本,如EDIF文件等。

（3）延时信息:方便于进行正确时序仿真。

（4）器件编程文件:如用于CPLD编程.pof文件、

用于FPGA培植.sof文件等。

程序编译完成后,接下来就是波形仿真了,单击菜单栏中“

” 图标,会弹出一个对话框,选择“WaveformEditor

file”后点击“OK”键,就进入波形仿真界面了。

建 立 波 形 图 时 ,

要将程序中所包含到各个结点全部导入到波形图中,

CNF… … ” 会出现图3-8所表示,点击对话框中“ List” ,才能使仿真正常进行,点击菜单栏中“Node”中“EeterNodes from

图3-8

图3-9

点击下图所表示中“

起始值能够自己设定;“”是进行任意赋值,还有其它图标,
可依据需要来选择。全部输入结点全部赋值后,点击“MAX+Plus
II” 中“Simulator” 进行仿真,会出现图3-10所表示。

点击“Start”进行仿真,无错误后会有图3-11所表示

图3-10

图3-11

点击“OpenSCF”,就会出现仿真图了,图3-12所表示

图3-12

当 紧 急 按 钮 按 下 ,

程序直到电梯运行到一楼为止,在此期间其它呼叫均不响应。电梯门立即关闭楼层显示信号一直从目前楼层依次降到一楼,

图3-13

生成以下:

此部分模块包含请求输入模块、主控模块、3.2.4主控模块设计

移位寄存显示模块和楼层显示几部分。其控制器系统框图图3-

14所表示。

图3-14

此部分VerilogHDL程序以下所表示:
modulelift(clk,d1,d2,d3,d4,d5,d6,d7,d8,door,f1);
inputclk,d1,d2,d3,d4,d5,d6,d7,d8;
outputo1,o2,o3,o4,o5,o6,o7,o8,door,f1;
rego1,o2,o3,o4,o5,o6,o7,o8,door,up,down;
reg[8:1]des;

reg[3:0] low,high,f1; reg[2:0] count;

clk:时钟信号;
f1:送数码管显示目前楼层数
以上为定义此模块输入、输出和内部传输信号。

(1)请求模块
在请求信号输入模块中,设置8个开关电平信号,d1、d2、d3、d4、d5、d6、d7、d8表示8个楼层请求信号,每次最多许可两个信号同时请求。并实现呼叫信号记忆。

if(d1)begindes[1]<=1;if(low>1||low==4'b0000)low<=1;end
if(d2)begin

des[2]<=1;if(high<2&&{d3,d4,d5,d6,d7,d8}==6'b000000)high<=2;if(low>2||low==4'b0000&&!d1)low<=3;end
if(d3)begin
des[3]<=1;if(high<3&&{d4,d5,d6,d7,d8}==5'b00000)high<=3;if((low>3||low==4'b0000)&&{d1,d2}==2'b00)low<=3;end
if(d4)begin

=4'b0000)&&{d1,d2,d3}==3'b000)low<=4;enddes[4]<=1;if(high<4&&{d5,d6,d7,d8}==4'b0000)high<=4;if((low>4||low=

if(d5)begin
des[6]<=1;if(high<6&&{d7,d8}==2'b00)high<=6;if((low>6||low==4'b0000
)&&{d1,d2,d3,d4,d5}==5'b00000)low<=6;end
if(d7)begin
des[7]<=1;if(high<7&&!d8)high<=7;if((low>7||low==4'b0000)&&{d1,d2,d
3,d4,d5,d6}==6'b000000)low<=7;end
if(d8)begindes[8]<=1;if(high<=8)high<=8;end
(2)关门时间控制
电梯开门5s后,电梯门自动关闭,电梯继续运行。程序以下:

if(count==3'b101)
begin
count<=0;
door<=0;
if(low==f1)

if(high==f1) high<=4'b0000; low<=4'b0000;

count<=count+1;
door<=1;
实现电梯开门5s后自动关门控制。

3.2.5信号消除控制实现

if(o1&&des[1])
begin
count<=1;

des[1]<=0;
end
elseif(o2&&des[2])
begin
count<=1;
des[2]<=0;

else if(o3&&des[3]) end

begin
else if(o4&&des[4])
begin
count<=1;
des[4]<=0;
end
else if(o5&&des[5])
begin
count<=1;

des[5]<=0;
end
elseif(o6&&des[6])
begin
count<=1;
des[6]<=0;

else if(o7&&des[7]) end

begin
else if(o8&&des[8])
当电梯抵达该层后,所记忆信号自动消除。

3.2.6判定响应

主空模块应能将两个请求信号分别和目前楼层信号比较,使电梯先去距离较近楼层。
if(low!=4'b0000&&low<f1)

begin
if(high>f1&&high-f1<f1-low)
up<=1;
else
down<=1;
end

up<=1; else if(high>f1)

end.

则对应楼层LED亮。用CLK脉冲控制电梯用动,
每来一个CLK脉冲电梯升（降）一层。电梯抵达有请求楼层后,
该层指示灯灭,电梯门自动打开（开门指示灯亮）,开门5s后,

控制电梯电路能记忆全部楼层请求信号,并按以下运行规则依次响应:运行过程中,先响应最早请求,再响应后续请求。假如无其它请求,则停留在目前层,假如有两个同时请求信号,则判定请求信号离目前层距离,先响应距离近请求,再响应较远请求,

每个请求信号保留至实施后清除。
仿真波形以下:

3.2.7管脚分配

仿镇真模拟正确后,就能够准备下载至PLD芯片惊醒硬件验证。下载前要进行管脚分配,开启MAX+PlusII“FloorplanEditor”菜单,则显示该设计项目标信号列表和目标芯片管脚,在MAX+PlusII中,管脚分配有自动和手动两种方法,自动方法由软件自动完成管脚分配,手动方法则由用户自己完成管脚分配。

现在电梯已经成为大家生产生活所必不可少工具。第4章经济效益分析

设 计 者 只 需 有 MAX+Plus II软 件 ,

便可实现从文本输入到管脚分配全过程,而采取Verilog

HDL硬件语言进行电子电路设计,其特点是以软件工具为关键,经过这些

软件完成产品开发设计、电路分析(逻辑功效仿真)、纠错和验证、

时序仿真(布线延迟分析)等各项测试工作,最终可经过综合器和适配器

生成最终目标器件,从而实现电子电路自动化设计。

所做出程序均可经过电脑优异行调试、仿真,

经过仿真波形图能够分析出是否达成估计要求所要实现功效,

模拟调试好后再进行安装、运行,大大提升了其安全性。

这么实现安全又快速方便,大大缩短了设计中期和调试周期,

也节省了部分意外损失所带来伤害及无须要开支。

经过仿真波形能够清楚看出是否实现了估计要求功效,帮助查缺补漏,

提升了检修速度,降低故障损失。而且Verilog

拥 有 着广泛 设HDL语言早在1983年就已经推出,至今已经有20多年应用历史了,

对应伴随不停使用也意味着其功效也越来越完善。

能

综合上述来说,控制经济指标得到了提升。

结论

学习了实现电梯控制系统组成结构及原理和VerilogHDL硬件描述语言

基础原理及应用,系统各个模块功效和系统扩展等知识。

依据设计题目查找所要用到资料,之以后确定具体设计方案,