２０１５年４月 陕西理工学院学报（自然科学版） Ｊｏｕｒｎａｌ ｏｆ Ｓｈａａｎｘｉ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ（Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｅｄｉｔｉｏｎ） Ａｐｒ．２０１５ Ｖ０１．３１ Ｎｏ．２ 第３１卷第２期 ［文章编号］１６７３—２９４４（２０１５）０２—００２５—０５ 基于ＦＰＧＡ的ＬＥＤ显示屏控制系统的设计与实现 郑争兵，赵峰 （陕西理工学院物理与电信工程学院，陕西汉中７２３０００） ［摘要］ 根据ＬＥＤ显示屏的工作原理，提出了一种基于ＦＰＧＡ的大屏幕ＬＥＤ图文显示屏 控制系统设计方案。系统采用移位芯片７４ＨＣ５９５构建驱动电路，通过串行方式输出驱动信 号，利用ＦＰＧＡ构建核心控制电路，采用Ｖｅｒｉｌｏｇ ＨＤＬ语言编写程序，完成显示汉字数据的读 出，按照串行方式产生行、列扫描信号和控制信号，动态扫描并驱动ＬＥＤ显示屏。实验测试结 果表明：系统可以实现汉字滚动显示，整个系统外围电路简单，易于扩展。 ［关键词］ 现场可编程门阵列；ＬＥＤ显示屏；硬件描述语言；ＬＥＤ驱动电路 ［文献标识码］ Ａ ［中图分类号］ＴＮ８７３ ＬＥＤ显示屏作为一种平板显示设备因其使用寿命长、成本低、功耗低等特点在显示领域占有重要 的市场地位。ＬＥＤ显示屏通过控制半导体发光二极管亮度的方式，能够显示文字、图形、视频等信息， 为了实现ＬＥＤ显示屏的功能多样化，通常需要采用以微处理器为核心的嵌入式电路完成信号的处理、 控制和输出…。传统的采用单片机控制的方法，控制简单，编程容易，但是整个电路的实时性价比差， 很难实现功能复杂的大屏幕ＬＥＤ显示；采用专用集成电路的控制方法，功能相对固定，几乎不能升级， 移植性差；采用现场可编程门阵列（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，ＦＰＧＡ）的控制方法，控制能力强 引， 使用硬件描述语言编程能够灵活的修改硬件电路且代码不依赖于芯片，电路集成度高而且硬件资源丰 富，能够满足功能复杂、实时性强的彩色显示屏的应用场合。因此，针对ＬＥＤ大屏幕显示的应用，本文 提出了一种基于ＦＰＧＡ的显示控制系统，该系统利用单片ＦＰＧＡ芯片和简单外围电路构建硬件方案，通 过软件编程在ＦＰＧＡ上实现各种显示功能，不仅简化了电路结构而且提高了系统的数据处理速度。 １ 系统总体方案设计 基于ＦＰＧＡ的ＬＥＤ显示屏控制系统由上位机、ＦＰＧＡ模块和ＬＥＤ显示屏驱动电路组成，系统总体 结构如图１所示。上位机负责汉字、字符和图形数据的格式转换，通过异步串行通信工作方式将数据发 送给ＦＰＧＡ模块。ＦＰＧＡ模块负责数据的接收，按照一定的方式产生驱动信号，实现数据的ＬＥＤ显示。 具体来说，串口控制模块将串行通信数据按照并行方式写入到双口ＲＡＭ，ＬＥＤ显示控制模块将双口 ＲＡＭ中的数据读出，按照串行方式产生行、列扫描信号和控制信号。由于大型的ＬＥＤ显示屏均由小型 ＬＥＤ显示屏拼接而成，工作原理相似，只是驱动电路复杂些，本文重点以１６×１６ ＬＥＤ显示屏的汉字滚 动显示控制为例，介绍ＦＰＧＡ模块控制电路的设计方法。 收稿日期：２０１４．１１．２４ 基金项目：国家自然科学基金资助项目（６１４０１２６２）；陕西理工学院科研计划资助项目（ＳＬＧＫＹ１４－０６） 作者简介：郑争兵（１９８０一），男，湖北省黄冈市人，陕西理工学院讲师，硕士，主要研究方向为嵌入式系统设计及应用；赵 峰（１９７９一），男，陕西省安康市人，陕西理工学院副教授，博士，主要研究方向为信号测量与控制。 ・２５・ 陕西理工学院学报（自然科学版） 第３１卷 ＬＥＤ 显示屏 驱动电路 Ｑ Ｑ Ｑ Ｃ Ｃ ７ Ｌ Ｌ Ｌ ４ Ｋ Ｋ Ｒ Ｈ ８； ９ Ｃ ５ Ｑ Ｑ＿Ｅ ６图１ 系统总体结构图 ３ ４ ５ ６ ７ ２ ＬＥＤ显示屏驱动电路设计 １６×１６ ＬＥＤ显示屏由４个８×８ ＬＥＤ显示屏构成。对大屏幕ＬＥＤ显示屏来说，列显示数据通常采 用串行传输方式，行采用扫描方式完成驱动信号的输出 。为了节省驱动信号数据线，列显示数据和 行扫描信号均采用串行方式输出，具体的驱动电路如图２所示。 Ｒｌ １４ Ｈ１ ＿—— ＿＿—— Ｒ２ ＿—— Ｑ１ Ｈ２ 。。～ Ｒ３ Ｑ２ Ｈ３ ＿—— 。一 ＳＫ １１ Ｒ４ ＳＲＣＬＫ Ｏ３ Ｈ４ —— ＿—— ＿一 １０ ＳＲＣＬＫ ＳＲＣＬＲ Ｒ５ ＿—— ＳＲＣＬＲ Ｑ４ Ｈ５ ＿一 Ｒ６ Ｑ５ Ｈ６ ＬＴ １２ ７４ＨＣ５９５ ６ Ｒ７ ７４ＨＣ５９５ —— ＲＣＬＫ Ｑ６ ＲＣＬＫ Ｑ６ １３ ７ Ｒ８ Ｅ Ｏ７ Ｅ Ｑ７ ８ Ｑ７ Ｏ７’ ＧＮＤ １５ Ｒ９ Ｑ０ 兰。１５ Ｈ９ Ｑ０ Ｑ１ Ｒ１Ｏ Ｑ１ Ｈｌ０ Ｑ２ Ｒ１ｌ Ｑ２ Ｈｌｌ ＳＫ １１ Ｒ１２ Ｈ１２ —— ＳＲＣＬＫ Ｑ３ １Ｏ Ｒｌ３ Ｈｌ３ —— ＳＲＣＬＲ Ｑ４ Ｒ１４ Ｑ５ Ｈ１４ １２ ７４ＨＣ５９５ —— ＲＣＬＫ Ｑ６ １３ Ｅ Ｏ７ Ｑ７’ 图２ １６×１６ ＬＥＤ显示屏驱动电路图 驱动电路采用４片８位移位芯片７４ＨＣ５９５级联而成 ６ Ｊ。在移位脉冲ＳＲＣＬＫ的作用下，串行数据 从７４ＨＣ５９５芯片的数据端口ＳＥＲ输入，当第一个３２位数据传送完后，输出锁存信号ＲＣＬＫ，此时行扫 描信号为０１１１１１１１，第一行的各列数据就可按要求显示；当第二个３２位数据传送完后，输出锁存信号 ＲＣＬＫ，此时行扫描信号为１０１ １ １ １ １ １，第二行的各列数据就可按要求显示，随着行扫描信号的移动，按同 样的方法显示其余各行，当ｌ６行数据扫描一遍后，重新从第一行开始下一个周期的扫描。为了保证显 示屏不闪烁，根据人眼视觉效应，扫描周期小于１０ ｍｓ即可。 ３基于ＦＰＧＡ的ＬＥＤ显示控制模块设计 ３．１汉字的存储方法 为了实现ＬＥＤ显示屏的汉字显示功能，关键是利用双口ＲＡＭ完成对汉字的合理存储和产生一定 时序的驱动信号Ｉｎ—ｄａ、ｓＫ、ＬＴ。系统采用动态分时扫描技术显示汉字，需要进行两步工作。第一步是 ・２６・ 。 陕西理工学院学报（自然科学版） 第３１卷 不好，如果时钟信号ＬＥＤ—ｅｌｋ频率过慢，此时只能显示一个点的数据，此时利用锁相环ＰＬＬ模块合理分 频即可。根据上述设计思路，利用Ｖｅｒｉｌｏｇ ＨＤＬ硬件描述语言编程程序 ，其关键代码如下： ｍｏｄｕｌｅ ｌｅｄ（ＣＬＫ，Ｒｅｓｅｔ，Ｒｏｍ—Ｄａｔａ，ＲＯＭ＿ＡＤＤＲＥＳＳ，Ｒ１，ＳＫ，ＬＩ）；／／主模块中各个量的声明 ｉｎｐｕｔ ＣＬＫ；／／系统时钟 ｉｎｐｕｔ Ｒｅｓｅｔ；／／复位信号 ｉｎｐｕｔ［９５：０］Ｒａｍ—Ｄａｔａ；／／汉字输入缓存 ｏｕｔｐｕｔ［４：０］ＲＡＭ＿ＡＤＤＲＥＳＳ；／／存储数据的地址位 ｏｕｔｐｕｔ Ｒ１；／／输出串行数据信号 ｏｕｔｐｕｔ ＳＫ；／／输出串行移位脉冲信号 ｏｕｔｐｕｔ ＬＩ；／／输出串行数据锁存信号 ｒｅｇ Ｒ１，ＳＫ，ＬＩ；／／各个输出状态变量的声明 ｒｅｇ［３：０］ＲＯＷ；ｒｅｇ［４：０］ＲＡＭ＿ＡＤＤＲＥＳＳ； ｒｅｇ［３１：Ｏ］Ｃｌｋ—Ｃｏｎｔ；ｒｅｇ［３：０］Ｓｔａｔｅ； ｒｅｇ［７：０］Ｄａｔａ＿Ｃｏｎｔ； ｒｅｇ［９５：０］Ｒ—Ｄａｔａ；ｒｅｇ［１５：０］Ｈ—Ｄａｔａ； ａｌｗａｙｓ＠（ｐｏｓｅｄｇｅ ＣＬＫ ｏｒ ｎｅｇｅｄｇｅ Ｒｅｓｅｔ）／／实现数据的滚动移位 ｂ ｎ ｉｆ（！Ｒｅｓｅｔ） ｂｅｇｉｎ ＣｌｋＣｏｎｔ＜＝０；ＲＤａｔａ＜＝９６ ｄＯ；ＨＤａｔａ＜＝１６ ｄＯ； ——ｅｎｄ ｅｌｓｅ ｂｅｇｉｎ ＣｌｋＣｏｎｔ＜＝Ｃｌｋ—Ｃｏｎｔ＋１；／／时钟脉冲计数自加 Ｒ—Ｄａｔａ＜＝（Ｒｏｍ—Ｄａｔａ＜＜Ｍｏｖｅ—ｃｎｔ）； Ｈｅｎｄ ｅｎｄ ｎｄｍｏｄＵ】ｅ —Ｄａｔａ＜＝１＜＜ＲＯＷ；／／ＲＯＷ左移一位，然后赋给行扫描数据 ４ 系统硬件测试结果 为了较好地验证系统的功能，采用的ＦＰＧＡ芯片选择Ａｈｅｒａ公司的Ｃｙｃｌｏｎｅ系列ＥＰ３Ｃ５５Ｆ４８４Ｃ８器 件构成硬件测试平台 Ｊ。将Ｖｅｒｉｌｏｇ ＨＤＬ代码设计的工程对输入、输出信号进行芯片引脚绑定，重新对 工程进行编译，最后下载编译后生成的配置文件ＬＥＤ．ｓｏｆ到ＦＰＧＡ内进行验证。测试过程如下：首先， 确定ＬＥＤ点阵模块是共阴还是共阳，输出正确的行扫描信号；其次，利用单个汉字显示，测试汉字字库 是否正确，如果不正确，修改相应的字模；最后，进行整体测试，观察汉字显示效果。图５是“陕、西、理、 工、学、院”６个汉字在１６×１６ ＬＥＤ显示屏滚动显示效果图。从图５可以看出，多个汉字滚动显示的速 度比较合适，个别汉字的局部细节信息不准确。经过分析发现，汉字局部信息不准确的原因主要是字模 提取软件产生的字模数据库有问题，修改字模数据即可。 ５ 结束语 以１６×１６点阵汉字滚动显示为例，阐述了一种基于ＦＰＧＡ的ＬＥＤ显示屏系统的硬件方案和软件 实现方法，并利用Ａｈｅｒａ公司的Ｃｙｃｌｏｎｅ系列ＥＰ３Ｃ５５Ｆ４８４Ｃ８器件进行了验证。通过硬件平台测试，系 统设计达到了预期的技术指标要求。该系统的硬件方案可以较好扩展，只需要修改驱动电路，即可实现 ３２×３２点阵、６４×６４点阵、甚至更大屏幕的显示，且ＦＰＧＡ具有可重配置性，能够随时修改代码，实现产 品升级，为全彩实时显示的嵌入式终端设备提供了一种较好的解决方案。 ・２８．