AHB-to-APB总线桥的设计与应用

第３２卷　第１Ｏ期　Ｖｏ１．３２　计算机工程　２００６年５月　Ｍａｙ　２００６　№ｌｏ　Ｃｏｍｐｕｔｅｒ　Ｅｎｇｉｎｅｅｒｉｎｇ　・工程应用技术与实现・　文章编号ｌ　１帅ｏ　４２８（２（　）ｌ　＿＿ｏ２４每＿－０３　文献标识码｛Ａ　中圈分类号。ＴＰ３３４．４　ＡＨＢ—ｔｏ－ＡＰＢ总线桥的设计与应用　夏晶．权进国，林孝康　（清华人学深圳研究生院，深圳５１８０５５）　摘要：介绍ＡＭＢＡ总线系统中的ＡＨＢ传输协议和ＡＰＢ传输协议，将基于简单算法、ＰｒｉｌｎｅＣｅｌｌ算法和倍频时钟算法分别实现ＡＨＢ．ｔｏ．ＡＰＢ　总线桥的ＲＴＬ级硬件建模　对３种算法的仿真结果和ＦＰＧＡ验证结果进行了比较，并给ｆｌｉ　１广３种算法的应用实例。　关健词：ＡＭＢＡ；ＡＰＢ；ＡＲＭ　Ｄｅｓｉｇｎ　ｏｆ　ＡＨＢ－ｔｏ－ＡＰＢ　Ｂｒｉｄｇｅ　ａｎｄ　Ｉｔｓ　Ａｐｐｌｉｃａｔｉｏｎ　ＸＩＡ　Ｊｉｎｇ，ＱＵＡＮ　Ｊｉｎｇｕｏ，ＬＩＮ　Ｘｉａｏｋａｎｇ　（Ｇｒａｄｕａｔｅ　Ｓｃｈｏｏｌ　Ｓｈｅｎｚｈｅｎ、　ｒｓｉｎｇｈｕａ　Ｕｎｉｖｅｒｓｉｔｙ，Ｓｈｅｎｚｈｅｎ　５　１　８０５５）　［Ａｂｓｔｒａｃｔ］Ｔｈｅ　ｐｒｏｔｏｃｏｌｓ　ｏｆ　ＡＨＢ　ｂｕｓ　ａｎｄ　ＡＰＢ　ｂｕｓ　ｉｎ　ＡＭＢＡ　ｓｙｓｔｅｌｎ　ａｒｅ　ｓｉｍｐｌｙ　ｄｅｓｃｒｉｂｅｄ．Ｔｈｅ　ＡＨＢ—ＩＯ　ＡＰＢ　ｂｒｉｄｇｅ　ｉｓ　ｉｍｐｌｅｍｅｎｔｅｄ　ｉｎ　ＲＴＩ　ｌｅｖｅｌ　ｂｕｓｅｄ　ｏｎ　ｓｉｍｐｌｅ　ａｌｇｏｒｉｔｈｍ，ＰｒｉｍｅＣｅｌｌ’ｓ　ｕｌｇｏｒｉｔｈｍ　ａｎｄ　ｍｕｌｔｉｐｌｅ　ｃｌｏｃｋ　ａｌｇｏｒｉｔｈｍ，ａｎｄ　ｔｈｅ　ｅｍｕｌａｔｉｏｎ　ｒｅｓｕｌｔｓ　ａｎｄ　ｖｅｒｉｆｉｃａｔｉｏｎ　ｒｅｓｕｌｔｓ　ｏｎ　ＦＰＧＡ　ａｒｅ　ｇｉｖｅｎ．Ａｔ　ｌａｓｔ，ａｐｐｌｉｃａｔｉｏｎ　ｏｉ’ｔｈｏｓｅ　ａｌｇｏｒｉｔｈｍｓ　ｉｎ　ｃｈｉｐ　ｄｅｓｉｇｎ　ｉｓ　ｉｌｌｕｓｔｒａｔｅｄ．　［Ｋｅｙ　ｗｏｒｄｓ］Ａｄｖａｎｃｅｄ　ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ　ｂｕｓ　ａｒｃｈｉｔｅｃｔｕｒｅ（ＡＭＢＡ）；Ａｄｖａｎｃｅｄ　ｐｅｒｉｐｈｅｒａｌ　ｈｕｓ“　ＰＢ）：ＡＲＭ　ＡＭＢＡ是ＡＲＭ公司提出的一个ＳｏＣ体系机构的开放标　准，用以集成ＲＩＳＣ处理器和外没ＩＰ　同样，它也通过定义　这样一个针对ＳｏＣ模块的通用总线加强了设计的重用性，即　采用ＩＰ核复用技术简化芯片的设计。本文介绍了ＡＭＢＡ总　消耗。　（２）ＰＣＬＫ时钟频率町变，可以实现更好的功率控制　算法。　（３）较低的时钟频率对外围模块的时序要求也较低，使得　线系统的重要ＴＰ及ＡＨＢ　ｔｏ　ＡＰＢ总线桥的没计方法。　ＡＨＢ—ｔｏ—ＡＰＢ桥模块是ＡＨＢ高速总线卜的从模块，也是　ＡＰＢ外围总线唯一的主设备，它提供＿ｒ高速总线到低速低功　耗的ＡＰＢ总线的接ｌ－Ｉ。主要功能足完成ＡＨＢ传输协议向ＡＰＢ　传输协议的转换。　外围模块的设计目标ｎＪ　以更集中在减小面积而不是保证时　序上。　不过，倍频没计存　几个缺点：　（１）凶为有两个时钟，总线桥模块的设计必须要增加同步　逻４生｝；　（２）ＡＰＢ时钟较慢，所以ＡＨＢ总线对ＡＰＢ总线的访问会　ｌ　ＡＨＢ与ＡＰＢ总线简介　ＡＨＢ总线为高性能和高时钟系统而设计。类似Ｂａｃｋｂｏｎｅ　总线，ＡＨＢ总线包括了对处理器、片内储存器、片外储存器　和低功耗外设的接Ｉ＝ｌ。支持固定长／　定长／猝发（ｂｕｒｓｔ）传送、　增加一定的等待周期，降低ｒ系统性能；　（３）ＡＰＢ总线频率了外围模块的参考时钟的最高频　率，这降低了部分传输速度较快的接口，如ＳＳＰ、ＵＡＲＴ的　最高传输频率。　分片（ｓｐｌｉｔ）传输特性和多个主设备的总线管理。ＡＨＢ总线传　输为地址／数据分离的二级流水线操作，通过从设备驱动的　３倚单算法的总线桥的设计　简单算法的总线桥的设计目的是在ＡＭＢＡ总线共用一　个时钟源的情况下以最简单、快速的方法完成ＡＨＢ协议对　ＡＰＢ　议的转换。该算法不　分连续读写操作和非连续读写　操作，单独处理每一个读　操作。因为ＡＰＢ总线操作要求写　ＨＲＥＳＰ和ＨＲＥＡＤＹ应答信号控制数据操作的等待周期长度。　ＡＰＢ是专为降低功耗以及接口复杂性而设计的总线，它　常被用于连接一些低带宽、低速传输的外设　ＡＰＢ总线操作　包括ＳＥＴＵＰ和ＥＮＡＢＬＥ两个状态　其中ＡＰＢ读操作只需在　ＥＮＡＢＬＥ状态数据有效，写操作要求写数据在整个写操作期　间保持有效。　数据征ＳＥＴＵＰ和ＥＮＡＢＬＥ两个状态都保持有效，而ＡＨＢ总　线数据滞后ｒ地址控制信号。因此，每１个写操作要３周期　完成，前面必须插入１个　准备状态。读操作直接转换为两　个周期完成。此算法状态机｝剞略。　２同频和倍Ｉ黄　ＡＨＢ总线时钟和ＡＰＢ总线时钟的关系究竟应该取同频　还是倍频，在ＡＭＢＡ２．０规范中并没有明确的定义。同频的　４　ＰｒｉｍｅＣｅｌｌ算法的总线桥的设计　ＰｒｉｍｅＣｅｌｌ为ＡＲＭ公司开发的ＡＭＢＡ总线兼容的ＩＰ库，　作为ＡＲＭ芯片解决方案的一部分，免费提供给ＡＲＭ公司的　客户使用。　作者倚介：夏晶（１９７９一），男，硕上生，主研方向：数字通信；　Ｅ－ｍａｉｌ：ｘｉａｊｉｎｇ０２＠ｌｎａｉｌｓ，ｔｓｉｎｇｈｕａ　ｅｄｕ．ｃｎ　好处在ｆ简单，总线桥模块的面积较小，稳定性岛，而且整　个ＡＭＢＡ系统由单个时钟控制，在静态时序分析和综合后布　局布线上较小，芯片速度较快。　倍频是目前的ＡＭＢＡ总线设计的流行趋势，它的好处　在于：　（１）低功耗，由公式Ｐ＝ＲＣＶ２Ｆ可知，功耗是频率的线形　权进固，讲师；林孝康，教授、博导　函数，减小ＡＰＢ时钟频率可降低总线及外围设备的功率　２４６一　收藕日期：２００５－０５－２０　维普资讯 http://www.cqvip.com

ＰｒｉｍｅＣｅｌｌ算法的状态机如图ｌ所示，Ｖａｌｉｄ＝ｌ表示模块　信号选中及ＨＴＲＡＮＳ信号有效。本算法支持ｓｅｑ操作和　ｎｏｎｓｅｑ操作，对于单个（ｎｏｎｓｅｑ）操作，读写操作周期根据两　个时钟相位不同而不同，平均为２ｎ＋（ｎ＋１）／２个ＡＨＢ时钟周　期，对于连续（ｓｅｑ）操作，读写操作在第１次操作中　为平均２ｎ＋（ｎ＋１）／２个ＡＨＢ时钟周期，其后每个操　作都是２ｎ个ＡＨＢ时钟周期。　被ＨＳＥＬ信号选ｑ－＇２￣ＨＴＲＡＮＳ信号有效，同时ＨＷＲＩＴＥ信　号将被记录，即图ｌ中ＨｗｒｉｔｅＲｅｇ信号。　匪１　ＰｒｉｍｅＣｅｌｌ算莹盼状态机　和上文的算法相比较，所不同的地方是本算法区分连续　读写操作和非连续读写操作，并优化了写操作的算法。该算　法读操作周期固定为２个时钟周期。写操作通过寄存器保存　ＡＨＢ总线的数据和地址信号而以流水线方式完成。即非连续　的（ｎｏｎｓｅｑ）的写操作在１个时钟周期内完成，而连续（ｓｅｑ）写操　作，通过流水线方式在当前写操作周期巾完成上一个写操作　的动作，即第１个写操作完成插入等待周期的动作，其后的　每一个操作用２个周期完成上・操作的动作。对于ＡＨＢ总线，　相当于第１个操作ｌ周期完成，其后每个操作用２个周期　完成。　圈２倩　算长的状态机　６设计结果比较　简单算法和ＰｒｉｍｅＣｅｌｌ算法的总线桥都是经过验证的成　熟ＩＰ，其仿真结果本文不再给出。图３是倍频箅法的总线桥　仿真结果，倍频为２，连续操作长度为３。仿真工具为Ｃａｄｅｎｃｅ　公司的ｎｃｓｉｍ。　Ｉ　ｙ　５倍频算法的总线桥的设计　这个总线桥足笔者在ｓＴ公司参与开发的基于ＡＭＢＡ总　线的ＳｏＣ芯片ｌ｛Ｉ已经实现的ＩＰ模块，此芯片将应用于民用　数字对讲机开发。ＡＰＢ总线时钟和ＡＨＢ总线时钟为相关时　钟，ＡＰＢ总线的时钟由系统功率控制模块分频ＡＨＢ总线的　反相时钟产生。ＡＨＢ总线时钟对ＡＰＢ总线时钟倍数必须为　整数且大于ｌ。　１　ｎ　１　唧叭肌哪叭邶伽ｍ删唧眦眦眦哪哪硼删　　Ｉ１８＿０００００８　竹００００ｃ１００００㈣　Ｉ　Ｉ８　８　Ｉ丽丽！㈣∞　０　辑　船　］　Ｉ］　赫｜呻㈣　ｎｉｅ　ｃ　００００００００　该算法同步算法如下：使用相关时钟，ＰＣＬＫ由ＨＣＬＫ　的反相信号ＨＣＬＫｎ分频产生，以保证ＨＣＬＫ时钟　卜升沿抽　样和ＰＣＬＫ时钟上升沿抽样相差半个ＨＣＬＫ时钟周期。在保　证总线桥模块同步部分最高运行频率高于２倍ＨＣＬＫ时钟频　率的情况Ｆ，可以完拿避免两个时钟同步过程中亚稳态的产　　ｅｆ　８　ｏ　０　时　０　ｆ　…ｆ　ｉ　一一一　ｆ　　ｆ＝＝　生，即保证数据在２个时钟上升沿已经稳定。此外，因为ＡＰＢ　总线信号存在半个ＨＣＬＫ周期延迟，所以ＡＰＢ总线及其外　设在动态时序分析中必须增加半周期的延迟约束。即ＡＰＢ总　线及外设理论｝：最高工作频率为ＡＨＢ总线频率的５０％，但　０　　ｆ图３倩　算莹盼仿真结果　Ｆ面是设计结果的比较，ＦＰＧＡ选择Ｘｉｌｉｎｘ公司的　Ｖｅｒｔｅｘｌｌ系列的ＸＣ２Ｖ１５００，速度等级为一６，优化ｔｌ标为面积，　综合工具使用Ｘｉｌｉｎｘ的ＸＳＴ。　由表１、表２比较得出结果，同频算法的总线桥在读写　效率上比倍频算法的总线桥高出许多　表１　３种算诸的综台结果比较　总线桥　（不包括Ｍｕｘ）　简单算法　ＰｒｉｍｏＣｅｌ１　实际最高频率为ＡＨＢ总线频率的（１／２）＊（４／３）。此算法不支持　非相干时钟。如果ＨＣＬＫ和ＰＣＬＫ由两个时钟源产生，可能　造成ＡＨＢ总线时钟对ＡＰＢ总线时钟的寅际倍数和总线桥所　获得的倍数有　定误差或者抖动，而造成读写周期延长超过　或小于２周期。　倍频算法的状态机如图２所示。因为ＡＨＢ总线时钟大干　ＡＰＢ总线时钟（否则使用同频的总线桥）。所以不需要在写　周期中增加额外的等待周期，协议的转换不区分读操作和写　操作。本算法用快速时钟ＨＣＬＫ获取慢速时钟ＰＣＬＫ的上升　沿，ｐｏｓｅｄｇｅ＝～ｌａｓｔ—ｐｃｌｋ＆＆ｐｃｌｋ　Ｖａｌｉｄ＝ｉ表示模块被ＨＳＥＬ　Ｍａｘｉ几１ｕｍ　Ｆｒｅｑｕｅｎｃｙ　５４８．３９６ＭＨＺ　２７５　６７２ＭＨｚ　Ｓｌｉｃｅ　Ｆｌｉｐ　Ｆｌｏｐｓ　５３　ｌ１　８　４ｉｎｐｕｔ　ＬＵＴｓ　６０　８８　Ｓ¨ｃｅｓ　３５　７７　算法　倍频算法　２２８　６２４ＭＨｚ　６７　５６　４２　２４７—　维普资讯 http://www.cqvip.com

袭２　３种算法的传输性蕾比较　总线桥　倍　单周期读　单周期写　连续读　连续写　频　（ｎ１次）　（ｍ次）　简单算法　ｆ　２　ｆＨ—ｃｙｃｌｅ）　３　¨｛・ｃｙｃｌｅ１　２ｎ　ｆＩＩ—ｃｙｃｌｅ１　３ｌ１　（Ｈ—ｃｙｃｌｅ）　ＰｒｉｍｅＣｅｌｌ　求较高，凶此使用多时钟技术，ＡＨＢ总线速率通常是ＡＰＢ　总线速率２￣５倍。该芯片的主要特性包括使用ＡＲＭ９４６Ｅ．Ｓ　处理器、音频和射频２个ＡＤＤＡ，２４Ｍ与３９７．８７５Ｍ两个混　频器、功率控制模块提供处理器／ＡＨＢ／ＡＰＢ３个相关时钟源、　标准ＡＲＭ测试／调试接１４，兼容现有工具。最高工作频率　ｌ　８０ＭＨｚ　ｌ　２　仆｛　ｃｙｃｌｅ）　１　（Ｈ　ｃｙｃｌｅ）　２ｎ　（Ｈ・ｃｙｃｌｅ１　【１＋２（ｎ・１）】　算法　ｌ（ｎ＋１）／２１　【（ｎ＋１）／２１　（Ｈ・ｃｙｃｌｅ）　（Ｈ—ｃｙｃｌｅ）　ｆ（ｎ＋１１／２＋　［（ｎ十Ｉ）／２＋２ｍ　倍频算法　ｎ　（Ｈｃｙｃｌｅ）　２ｍ（ｎ　１）ｌ　（Ｈ—（ｎ　１）ｌ　ｆＨ　ｃｙｃｌｅ）　ｃｙｃｌｅ）　７典型应用实例　，　６／３９１６４ＫＩ｛　ｔ　ｊ：　“　㈨　ｍ　Ⅲ　㈨　Ｍ　ｅ　二Ｉ　＿二　＾一　１．　（・Ｐ１＿｛ｌ“　ｌ　（’ｌ　Ｈ　图４ＡＴ６９７Ｅ结构　简单算法的总线桥设计简单，速度快，在ＦＰＧＡ上能够　达到接近６００ＭＨｚ的速度，适用于　简单快速的应用场合，而且该算法　非流水线结构，出错率非常低，有　较好的日Ｊ靠性。典型应用如下：　ＡＴ６９７Ｅ芯片是ＡＴＭＥＬ公司开　发基于ＡＨＢ总线的ＳｏＣ芯片。该　（　１’０　ＭＡ１　０｜｛　图５　ＬＰＣ２１１１４１２１０５／２１０６结构　芯片基于ＳＰＡＲＣ　Ｖ８结构实现了高　集成、高性能的３２位嵌入式ＲＩＳＣ。　如图４所示，ＡＴ６９７Ｅ芯片的土要　特性包括：（１）使用ＡＭＢＡ２．０总　线标准（ＡＨＢ＋ＡＰＢ）。（２）专为宅间　仪器设计，可靠性等级较高，片内　包括同步的暂态／稳态错误检测和　错误容忍机制。（３）工作频率　２００ＭＨｚ。　蒋　图６　ＤＷＴ结构　ＰｒｉｍｅＣｅｌｌ算法的总线桥比简　单算法的总线桥性能好，但实现较　复杂，最高工作频率较低。但　ＰｒｉｍｅＣｅｌｌ是ＡＲＭ公司提供的商用　ＩＰ核，代码可靠性较高，并且附带　了多个等级的完备测试方案。典　应用如下。　ＬＰＣ２１０４／２１０５／２１０６是ＰＨＩＬＩＰＳ公司开发的通用型单片　由Ｉ　可地，总线桥的应用应当根据实际产品需求的不同　机芯片，是市面上最常见ＡＲＭ　片　通常应用于基十ＡＲＭ　处理器的板级电路开发。如图５所示，该芯片的丰要特性包　括：（１）使用ＡＭＢＡ２．０总线标准（ＡＨＢ＋ＡＰＢ）。（２）　ＡＲＭ７ＴＤＭＩ—Ｓ处理器、１２８ｋＢ片内Ｆｌａｓｈ程序存储器、　而不同，简单总线桥适用于芯外简单、外设要求速度高、芯　片可靠性要求较高如军事和审问技术芯片的应用。ＰｒｉｍｅＣｅｌｌ　算法具有完善ＩＰ核，适用于开发能力不高或者开发周期较短　的设计者直接使用ＡＲＭ核与ＰｒｉｍｅＣｅｌｌ库快速开发通用型芯　片。倍频算法的总线桥则适合功率要求比较小，外设速度不　高，如掌上系统芯片等的应用。　参考文献　１　ＡＨＢ　Ｅｘａｍｐｌｅ　ＡＭＢＡ　Ｓｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ　Ｒｅｆｅｒｅｎｃｅ　Ｍａｎｕａｌ［Ｒ］ＡＲＭ　Ｃｏ　Ｌｔｄ．，１９９９．　６４／３２／１６ｋＢ静态ＲＡＭ、标准ＡＲＭ测试／调试接口。　（３）工　作频率１００ＭＨｚ。　倍频算法的总线桥能够完成频率要求不高的外没的读写　操作，并能够降低外设Ｉ二５ｏ％以上的功耗，可变的ＡＰＢ时　钟还能大幅优化功率控制算法。典型应用如卜：　ＤＷＴ芯片是笔者在ｓＴ公司开发的专用于数字对讲机应　用的ＡＲＭ芯片。如图６所示，本芯片足包括ＲＦ部分的数模　２　ＡＭＢＡ　Ｓｐｅｃｉｉｆｃａｔｉｏｎ（Ｒｅｖ　２．０）１　Ｒ１．ＡＲＭ　Ｃｏ．１ａｄ．．１　９９９　３　Ｖｉｒｔｅｘｌｌ　Ｐｌａｔｏｒｍ　ＦＰＧＡ　Ｕｓｅｌ　Ｏｔｌｉｄｅ［ＲＩ．Ｘｉｌｉｎｘ　Ｃｏ．１，ｔｄ．，２００２．　４　ＬＩＯＮＵＭＣ　Ｄａｔａｓｈｅｅｔ［Ｒ］ＥＳＡ　Ｃｏ．Ｌｔｄ　２００４．　５１　ＰＣ２１０６／２１０５／２１０４　ＵｓｅｒＭａｎｕａｌ［Ｒ１．ＰｈｉｌｉｐｓＣｏ．Ｌｔｄ．，２００３．　混合ＳｏＣ芯片，应用＿卜４００ＭＨｚ无线通信　该芯片对功率　一２４８一